

2024 立创教育同等学力申硕计算机科学与技术模拟卷

第二部分 专业知识课程

I 计算机系统结构（一）

一、选择题（每题 1 分，共 5 分）

1、在计算机系统中，指令集架构（Instruction Set Architecture, ISA）定义了什么内容？

- A. 指令的二进制编码
- B. 指令的操作码
- C. 指令的格式
- D. 指令的执行过程

2、在 CPU 中，流水线（pipeline）的主要目的是什么？

- A. 提高指令的执行速度
- B. 实现并发执行多条指令
- C. 减少指令的延迟周期
- D. 增加寄存器的数量

3、在计算机中，缓存（Cache）的作用是什么？

- A. 增加内存容量
- B. 加快指令的执行速度
- C. 增加 CPU 的核心数量
- D. 提高外部设备的传输速率

4、在计算机系统中，中断（Interrupt）是指什么？

- A. 一种错误状态
- B. 一种异常事件
- C. 一种内存访问方式
- D. 一种时钟信号

5、在操作系统中，虚拟内存（Virtual Memory）的主要作用是什么？

- A. 扩展物理内存的容量
- B. 提高 CPU 的时钟频率

- C. 加速硬盘的读写速度
- D. 确保程序的内存安全性

二、填空题（每题 1 分，共 5 分）

- 1、在浮点数表示中，IEEE 754 标准定义了单精度浮点数和双精度浮点数的格式。单精度浮点数占据 _____ 个字节，双精度浮点数占据 _____ 个字节。
- 2、在 CPU 的执行过程中，指令流水线能够提高指令的执行效率。典型的指令流水线包括 5 个阶段，分别是取指阶段（IF）、_____、执行阶段（EX）、访存阶段（MEM）和写回阶段（WB）。
- 3、在计算机系统中，Cache 的工作原理中存在局部性原理，包括 _____ 局部性和 _____ 局部性。其中，时间局部性指的是在一段时间内，如果某个数据被访问过，那么在近期内很可能再次被访问；空间局部性指的是如果某个数据被访问过，那么在其附近的数据也很可能会被访问。
- 4、在计算机系统中，虚拟内存是一种将主存和磁盘结合起来使用的技术。虚拟内存将主存划分为固定大小的 _____，将磁盘划分为固定大小的 _____。
- 5、在计算机系统中，中断是一种机制，用于处理来自外部设备或内部事件的异步事件。在中断处理过程中，CPU 会执行一系列操作，包括 _____、_____、_____ 和 _____。

三、计算题（20 分）

- 1、假设有一台计算机，其主存容量为 64GB，Cache 容量为 8MB，Cache 块大小为 64B。请计算 Cache 的组数、每组的 Cache 块数以及每个 Cache 块可以映射的主存地址范围。

I 计算机系统结构（二）

一、选择题（每题 1 分，共 5 分）

- 1、在计算机系统中，以下哪种存储器具有最快的访问速度？
 - A. 主存
 - B. 高速缓存
 - C. 辅助存储器
 - D. 寄存器

2、以下关于 RISC（精简指令集计算机）和 CISC（复杂指令集计算机）的说法，哪个是正确的？

- A. RISC 和 CISC 都采用相同的指令集和体系结构
- B. RISC 和 CISC 的区别在于寄存器的数量
- C. RISC 和 CISC 的区别在于指令的复杂性和执行速度
- D. RISC 和 CISC 的区别在于数据类型的支持

3、在浮点数计算中，以下哪个规范常用于表示单精度浮点数？

- A. IEEE 754
- B. ASCII
- C. Unicode
- D. UTF-8

4、在计算机系统中，以下哪种总线用于连接 CPU 和主存储器？

- A. 地址总线
- B. 数据总线
- C. 控制总线
- D. 扩展总线

5、在计算机系统中，以下哪种存储器属于易失性存储器？

- A. 主存
- B. 高速缓存
- C. 辅助存储器
- D. 寄存器

二、填空题（每题 1 分，共 5 分）

1、在计算机系统中，_____是指令和数据的传输通道，它的宽度决定了每次传输的位数。

2、在浮点数计算中，IEEE 754 规范中的 32 位单精度浮点数由_____个位组成。

3、在计算机系统中，_____是 CPU 和其他部件之间进行信息传递的协调者，它发出控制信号来控制各个部件的操作。

4、在存储器层次结构中，位于 CPU 和主存之间的_____是为了缓解 CPU 和主存速度不匹配而引入的高速存储器。

5、在计算机系统中，_____是用于存储指令、数据和中间计算结果的临时存储器，位于

CPU 内部。

三、计算题（20 分）

1、设有一道程序，有 1 至 5 共五页，执行时的页地址流（即执行时依次用到的程序页页号）为：2, 3, 2, 1, 5, 2, 4, 5, 3, 2, 5, 2, 4, 1。若分配给该道程序的主存有 4 页，分别采用 FIFO 和 LRU 替换算法表示这 4 页的使用和替换过程。

I 计算机系统结构（三）

一、选择题（每题 1 分，共 5 分）

1、在计算机系统中，以下哪种指令集架构常用于个人电脑和服务器的？

- A. RISC
- B. CISC
- C. MISC
- D. VLIW

2、在浮点数计算中，以下哪种舍入方式常用于将浮点数表示为有限位数？

- A. 向上舍入
- B. 向下舍入
- C. 向零舍入
- D. 最近舍入（四舍五入）

3、在计算机系统中，以下哪种存储器属于非易失性存储器？

- A. 主存
- B. 高速缓存
- C. 辅助存储器
- D. 寄存器

4、以下哪个指令集架构采用延迟槽技术来提高指令级并行性？

- A. RISC
- B. CISC
- C. MISC

D. VLIW

5、在计算机系统中，以下哪个总线用于传输指令地址和数据地址？

A. 地址总线

B. 数据总线

C. 控制总线

D. 扩展总线

二、填空题（每题 1 分，共 5 分）

1、在浮点数计算中，IEEE 754 规范中的 64 位双精度浮点数由_____个位组成。

2、在计算机系统中，_____是一种基于硬件的内存管理技术，用于将虚拟地址转换为物理地址。

3、在指令级并行性中，_____是指同时发射多条指令并在不同的功能部件上并行执行。

4、在计算机系统中，_____是一种中断处理机制，用于保存和恢复 CPU 的执行现场。

5、在计算机系统中，_____是一种用于加速矩阵运算的硬件加速器。

三、计算题（20 分）

1、向现有一道程序，共 1-5 页，执行时间的页地址流（依次用到的程序页页号序列）为

2,3,2,1,5,2,4,5,3,2,5,2,4,3

若分配给该道程序的主存有 4 页，请分别写出 FIFO,LRU 这 2 种替换算法对于主存页的使用和替换过程，其中用*号标记出按照所用算法选出的下次应被替换的页号。并比较这 2 种替换算法的页命中率。

I 计算机系统结构（四）

一、选择题（每题 1 分，共 5 分）

1、下列哪种浮点数表示方式具有规格化数、非规格化数和特殊值（如无穷大和 NaN）的概念？

A. 定点表示

B. IEEE 754 浮点数表示

C. BCD 表示

D.ASCII 表示

2、下列哪个指令用于将两个无符号整数相乘并将结果存储在一个寄存器中？

A.ADD

B.MUL

C.SUB

D.DIV

3、下列哪种寻址方式使用相对于指令本身地址的偏移量来计算操作数的有效地址？

A.直接寻址

B.间接寻址

C.相对寻址

D.寄存器间接寻址

4、下列哪个缓存替换算法基于最近最少使用的原则？

A.LRU (Least Recently Used)

B.FIFO (First-In, First-Out)

C.LFU (Least Frequently Used)

D.OPT (Optimal)

5、下列哪个技术将多个物理处理器集成到单个芯片上，以提高计算机系统的性能和效率？

A.超标量处理器

B.多核处理器

C.SIMD 处理器

D.GPU (图形处理器)

二、填空题（每题 1 分，共 5 分）

1、信在 IEEE 754 浮点数标准中，单精度浮点数占据 _____ 个字节，双精度浮点数占据 _____ 个字节。

2、在 x86 汇编语言中，"add eax, ebx" 指令的作用是将 _____ 和 _____ 的值相加，并将结果存储在 _____ 中。

3、在计算机系统中，时钟周期（Clock Cycle）是指完成一个基本操作所需的时间。时钟周期的长度由 _____ 决定。

4、当执行浮点数计算时，使用的指令集架构中包含/不包含浮点数寄存器？

5、在计算机系统中，DMA（直接内存访问）是一种技术，用于实现 _____ 和 _____ 之

间的高速数据传输。

三、计算题（20 分）

1、现有一道程序，共 1-5 页，执行时间的页地址流（依次用到的程序页页号序列）为

2,3,2,1,4,2,4,1,3,2,5,2,4,3

若分配给该道程序的主存有 4 页，请分别写出 LRU，OPT 这 2 种替换算法对于主存页的使用和替换过程，其中用*号标记出按照所用算法选出的下次应被替换的页号。并比较这 2 种替换算法的页命中率。

2024 立创教育同等学力申硕计算机科学与技术模拟卷

第二部分 专业知识课程

I 计算机系统结构（一）

一、选择题（每题 1 分，共 5 分）

1、答案：A

解析：指令集架构（ISA）定义了计算机体系结构中的指令集，包括指令的二进制编码、指令的操作码、指令的格式等。ISA 定义了计算机硬件和软件之间的接口，决定了可执行的指令集和指令的功能。指令集架构是计算机系统设计的基础，不同的 ISA 可以有不同的特性和支持的指令集。

2、答案：A

解析：流水线是一种将指令执行分为多个阶段的技术，不同指令在不同阶段并行执行，以提高指令的执行速度。通过流水线，CPU 可以同时处理多条指令的不同阶段，从而实现指令级并行。流水线可以将多个指令重叠执行，充分利用硬件资源，提高 CPU 的吞吐量。

3、答案：B

解析：缓存是位于 CPU 和内存之间的一层高速存储器，用于暂时存储频繁访问的数据和指令。缓存的作用是加快指令的执行速度，通过提供更快的访问速度，减少 CPU 访问主存的延迟。缓存能够提高程序的局部性和访问效率，从而提升整体系统性能。

4、答案：B

解析：中断是计算机系统中的一种异常事件，它可以打断正常的程序执行流程，使 CPU 暂停当前任务，转而去执行与中断相关的处理程序。中断可以由硬件设备（如外部设备的输入信号）或软件（如程序中的指令）触发。中断机制使得计算机能够及时响应外部事件，并进行必要的处理。

5、答案：A

解析：虚拟内存是一种操作系统提供的抽象概念，它将物理内存和磁盘空间结合起来，给每个进程提供了一个似乎是连续且私有的地址空间。虚拟内存的主要作用是扩展物理内存的容量。

具体来说，虚拟内存允许进程访问比实际物理内存更大的地址空间。当物理内存不足时，操

作系统可以将部分不常用的数据从物理内存转移到磁盘上的虚拟内存空间，从而释放出物理内存供其他进程使用。当进程需要访问被换出到磁盘的数据时，操作系统会将其重新加载到物理内存中。这种虚拟内存的管理方式可以使得系统能够运行比物理内存更大的程序，提高系统的整体性能和可用性。

虚拟内存还提供了一些其他的功能，如内存保护和内存共享。通过将虚拟内存空间划分为多个页面（Page），操作系统可以为每个页面设置访问权限，以确保程序的内存安全性。此外，不同的进程可以共享相同的物理内存页面，从而节省内存的使用和加快进程间的通信。

二、填空题（每题 1 分，共 5 分）

1、答案：4，8

解析：IEEE 754 标准规定了单精度浮点数和双精度浮点数的格式。单精度浮点数使用 32 位（4 字节）来表示，其中包括 1 位符号位、8 位指数位和 23 位尾数位。双精度浮点数使用 64 位（8 字节）来表示，其中包括 1 位符号位、11 位指数位和 52 位尾数位。

2、译码阶段（ID）

解析：指令流水线是一种将指令执行分为多个阶段的机制，以提高指令的执行效率。典型的指令流水线由 5 个阶段组成，分别是取指阶段（Instruction Fetch, IF）、译码阶段（Instruction Decode, ID）、执行阶段（Execution, EX）、访存阶段（Memory Access, MEM）和写回阶段（Write Back, WB）。每个阶段负责不同的任务，不同指令在不同阶段并行执行，从而提高指令的吞吐量。

3、答案：时间，空间

解析：在计算机系统中，Cache 利用了局部性原理来提高数据的访问效率。局部性原理包括时间局部性和空间局部性。时间局部性指的是在一段时间内，如果某个数据被访问过，那么在近期内很可能会再次被访问。这是因为程序中存在循环、函数调用等重复执行的结构，会导致对同一数据的反复访问。空间局部性指的是如果某个数据被访问过，那么在其附近的数据也很可能会被访问。这是因为程序中存在数据的连续性和局部性访问的特点，比如数组、结构体等数据结构。

4、答案：页，页面（或称为页框）

解析：虚拟内存是一种操作系统提供的抽象概念，它将主存和磁盘结合起来使用，为每个进程提供了一个连续且私有的地址空间。在虚拟内存中，主存被划分为固定大小的页（Page）。

5、答案：保存上下文，切换到中断处理程序，执行中断处理程序，恢复上下文

解析：中断处理是指当发生中断事件时，CPU 中断正在执行的程序，转而执行与中断相关

的处理程序。在中断处理过程中，CPU 需要执行以下操作：

保存上下文（Save Context）：CPU 会将当前正在执行的程序的相关状态（如程序计数器、寄存器的值等）保存起来，以便在中断处理完成后能够恢复到原来的执行状态。

切换到中断处理程序（Switch to Interrupt Handler）：CPU 会根据中断向量或中断号找到相应的中断处理程序，并将控制权转移给该处理程序，开始执行中断处理过程。

执行中断处理程序（Execute Interrupt Handler）：CPU 执行中断处理程序，其中包括针对特定中断事件的处理逻辑，如读取外设数据、更新数据结构等。

恢复上下文（Restore Context）：在中断处理程序执行完成后，CPU 会将之前保存的上下文信息恢复回来，包括程序计数器、寄存器的值等，以便继续执行被中断的程序或其他任务。

以上操作确保了中断处理的正确性和可恢复性，使得系统能够及时响应外部事件或内部异常，并保持任务的连续性。

三、计算题（20 分）

1、答案解析：

首先，我们需要确定 Cache 的组数。Cache 的容量为 8MB，每个 Cache 块大小为 64B。因此，Cache 中的总块数可以通过容量除以块大小计算得到：

$$8\text{MB} / 64\text{B} = 2^{20} \text{ Bytes} / 2^6 \text{ Bytes} = 2^{14}$$

由于每个 Cache 块可以映射一个主存块，所以总的组数就等于 Cache 中的块数。因此，Cache 的组数为 2^{14} 。

接下来，我们计算每个组中的 Cache 块数量。由于每个组中的 Cache 块数量是相同的，我们可以通过总块数除以组数来计算每个组中的块数：

$$2^{14} / 2^{14} = 1$$

所以，每个组中的 Cache 块数为 1。

最后，我们计算每个 Cache 块可以映射的主存地址范围。每个 Cache 块的大小为 64B，因此每个 Cache 块可以映射连续的 64B 的主存地址。

综上所述，该计算机的 Cache 具有以下特性：

组数： 2^{14}

每组的 Cache 块数：1

每个 Cache 块可以映射的主存地址范围：64B

I 计算机系统结构（二）

一、选择题（每题 1 分，共 5 分）

1、答案：D

解析：

寄存器是位于 CPU 内部的最快存储器，它与 CPU 紧密结合，用于保存指令、数据以及中间计算结果。寄存器的访问速度比主存、高速缓存和辅助存储器都要快，因此寄存器具有最快的访问速度。

2、答案：C

解析：

RISC 和 CISC 是两种不同的计算机指令集架构。RISC 采用精简的指令集，指令的执行速度相对较快，但每条指令的功能较为简单。CISC 则采用复杂的指令集，指令的功能较为复杂，但每条指令的执行速度相对较慢。因此，RISC 和 CISC 的区别主要在于指令的复杂性和执行速度。

3、答案：A

解析：

IEEE 754 是一种广泛使用的浮点数表示规范。它定义了单精度浮点数（32 位）和双精度浮点数（64 位）的表示方法，包括符号位、指数位和尾数位的分配，以及各种特殊情况（如无穷大、NaN）的处理方式。因此，IEEE 754 规范常用于表示单精度浮点数。

4、答案：A

解析：

地址总线用于传输 CPU 发出的内存地址信号，它指示主存储器中的特定位置。通过地址总线，CPU 能够访问主存储器中的特定字节或字。因此，地址总线用于连接 CPU 和主存储器。

5、答案：A

解析：

易失性存储器是指当计算机系统断电时，存储的数据会丢失的存储器。主存属于易失性存储器，当计算机断电时，主存中的数据会被清除。相反，高速缓存、辅助存储器和寄存器都属于非易失性存储器，它们能够保持数据的存储状态。以上是五道计算机系统结构相关的选择题以及对应的答案解析。这些题目涵盖了计算机系统结构的不同方面，包括存储器层次结构、指令集架构和浮点数计算等内容。希望这些题目能够满足您的需求，并帮助您深入理解计算机系统结构的知识点。如果您有任何其他问题，请随时提问！

二、填空题（每题 1 分，共 5 分）

1、答案：数据总线

解析：

数据总线是计算机系统中用于传输指令和数据的通道，它的宽度决定了每次传输的位数。数据总线的宽度通常以位数（如 32 位、64 位）来表示，它影响了计算机系统的数据传输速度和数据的处理能力。

2、答案：32

解析：

IEEE 754 规范中的 32 位单精度浮点数由 32 个位组成，这些位包括 1 个符号位、8 个指数位和 23 个尾数位。符号位表示数的正负，指数位表示数的阶码，尾数位表示数的尾数部分。这种位分配方式使得单精度浮点数能够表示一定范围内的浮点数，并具有一定的精度。

3、答案：控制器（或控制单元）

解析：

控制器（或控制单元）是计算机系统中负责协调和控制各个部件之间信息传递的组件。它通过发出控制信号来控制 CPU 内部的指令执行、数据传输和其他操作，确保计算机系统按照预定的顺序和方式执行指令。

4、答案：高速缓存（Cache）

解析：高速缓存是位于 CPU 和主存之间的一级缓存，它的引入是为了缓解 CPU 和主存速度不匹配的问题。高速缓存具有较快的访问速度和较小的容量，在 CPU 和主存之间存储最常用的指令和数据，以提高数据访问的效率。

5、答案：寄存器

解析：寄存器是位于 CPU 内部的一种临时存储器，用于存储指令、数据和中间计算结果。寄存器具有最快的访问速度，与 CPU 紧密结合，可直接参与指令的执行和数据的操作。计算机系统中的寄存器数量有限，不同类型的寄存器用于不同的目的，如通用寄存器、程序计数器、计数器等。

三、计算题（20 分）

1、首先，我们创建一个长度为 4 的主存页表，并初始化为空。然后按照页地址流的顺序逐个处理页面，并记录页的使用和替换过程。

注：本题目建议使用列表绘画的形式回答，文字版只是给大家提供思路上的详细解答

使用 FIFO 替换算法：

初始状态：主存页表为空

处理页地址 2：缺页，将页 2 加载到主存页表中 (2)

处理页地址 3：缺页，将页 3 加载到主存页表中 (2, 3)

处理页地址 2：命中，主存页表不变 (2, 3)

处理页地址 1：缺页，将页 1 加载到主存页表中 (2, 3, 1)

处理页地址 5：缺页，将页 5 加载到主存页表中 (2, 3, 1, 5)

处理页地址 2：命中，主存页表不变 (2, 3, 1, 5)

处理页地址 4：缺页，将页 4 加载到主存页表中，替换最早进入的页 (3, 1, 5, 4)

处理页地址 5：命中，主存页表不变 (3, 1, 5, 4)

处理页地址 3：命中，主存页表不变 (3, 1, 5, 4)

处理页地址 2：命中，主存页表不变 (3, 1, 5, 4)

处理页地址 5：命中，主存页表不变 (3, 1, 5, 4)

处理页地址 2：命中，主存页表不变 (3, 1, 5, 4)

处理页地址 4：命中，主存页表不变 (3, 1, 5, 4)

处理页地址 1：命中，主存页表不变 (3, 1, 5, 4)

使用 LRU 替换算法：

初始状态：主存页表为空

处理页地址 2：缺页，将页 2 加载到主存页表中 (2)

处理页地址 3：缺页，将页 3 加载到主存页表中 (2, 3)

处理页地址 2：命中，将页 2 移到主存页表末尾 (3, 2)

处理页地址 1：缺页，将页 1 加载到主存页表中，替换最久未使用的页 (3, 2, 1)

处理页地址 5：缺页，将页 5 加载到主存页表中，替换最久未使用的页 (2, 1, 5)

处理页地址 2：命中，将页 2 移到主存页表末尾 (1, 5, 2)

处理页地址 4：缺页，将页 4 加载到主存页表中，替换最久未使用的页 (5, 2, 4)

处理页地址 5：命中，将页 5 移到主存页表末尾 (2, 4, 5)

处理页地址 3：命中，将页 3 移到主存页表末尾 (4, 5, 3)

处理页地址 2：命中，将页 2 移到主存页表末尾 (5, 3, 2)

处理页地址 5：命中，将页 5 移到主存页表末尾 (3, 2, 5)

处理页地址 2：命中，将页 2 移到主存页表末尾 (3, 5, 2)

处理页地址 4：命中，将页 4 移到主存页表末尾 (3, 5, 4)

处理页地址 1：缺页，将页 1 加载到主存页表中，替换最久未使用的页（5, 4, 1）

根据上述模拟过程，使用 FIFO 替换算法的主存页表最终为：3, 1, 5, 4

使用 LRU 替换算法的主存页表最终为：3, 5, 4, 1

I 计算机系统结构（三）

一、选择题（每题 1 分，共 5 分）

1、答案：B

解析：

CISC（复杂指令集计算机）指令集架构常用于个人电脑和服务端。CISC 架构的特点是指令集非常丰富且复杂，每条指令可以执行多个操作，这样可以用较少的指令完成复杂的任务。个人电脑和服务端通常需要处理各种不同的任务，CISC 架构的指令集能够提供更丰富的功能和灵活性。

2、答案：D

解析：

在将浮点数表示为有限位数时，最常用的舍入方式是最近舍入，也称为四舍五入。最近舍入的原则是将浮点数舍入到最接近的可表示的数。如果小数部分大于等于 0.5，就向上舍入；如果小数部分小于 0.5，就向下舍入。最近舍入可以在一定程度上保持舍入后的结果与原始数值的接近程度。

3、答案：C

解析：

辅助存储器是计算机系统非易失性存储器，它用于长期存储数据和程序。常见的辅助存储器包括硬盘驱动器、固态硬盘、光盘和闪存驱动器等。相反，主存、高速缓存和寄存器都属于易失性存储器，当计算机断电时，其中存储的数据会丢失。

4、答案：A

解析：

RISC（精简指令集计算机）指令集架构采用延迟槽技术来提高指令级并行性。延迟槽是指在分支指令之后的一条指令槽位，延迟槽中的指令会在分支指令执行前被预取和预执行，从而隐藏分支延迟，提高指令级并行性。RISC 架构的设计目标之一是提高指令的执行效率和吞吐量，延迟槽技术是其中一种常用的优化手段。

5、答案：A

解析：

地址总线用于传输指令地址和数据地址。它是计算机系统中的一组物理线路，用于传输内存地址或 IO 地址，以指示 CPU 需要读取或写入的指令或数据的位置。地址总线的宽度决定了系统可以寻址的内存范围。例如，一个 32 位地址总线可以寻址的内存范围为 2 的 32 次方，即 4GB。数据总线用于传输指令或数据的实际位值，控制总线用于传输控制信号，而扩展总线用于连接外部设备和扩展卡。

二、填空题（每题 1 分，共 5 分）

1、答案：64

解析：IEEE 754 规范中的 64 位双精度浮点数由 64 个位组成，这些位包括 1 个符号位、11 个指数位和 52 个尾数位。符号位表示数的正负，指数位表示数的阶码，尾数位表示数的尾数部分。双精度浮点数具有更高的精度和更大的表示范围，适用于需要较高精度计算的应用。

2、答案：页表（Page Table）

解析：页表是一种基于硬件的内存管理技术，用于将虚拟地址转换为物理地址。在虚拟内存系统中，内存被划分为固定大小的页（Page），而物理内存被划分为相同大小的物理页框（Page Frame）。页表记录了虚拟页和物理页框之间的映射关系，当程序访问虚拟地址时，通过页表查找对应的物理页框，实现地址转换。

3、答案：超标量（Superscalar）

解析：超标量是指令级并行性的一种实现方式，它允许同时发射多条指令并在不同的功能部件上并行执行。超标量处理器具有多个指令发射单元和多条指令执行单元，能够在时钟周期内同时执行多条指令，提高指令级并行性和执行效率。超标量处理器的设计包括指令调度、寄存器重命名和数据依赖分析等技术。

4、答案：中断（Interrupt）

解析：中断是计算机系统的一种中断处理机制，用于在 CPU 执行过程中暂停当前任务，转而执行与当前任务无关的处理程序。当发生中断时，CPU 会保存当前执行的指令地址、寄存器状态等执行现场信息，并跳转到中断处理程序执行。中断可以是外部设备发出的硬件中断，也可以是软件中断由程序主动触发。中断机制使得计算机系统能够及时响应外部事件和处理紧急任务。

5、答案：图形处理器（Graphics Processing Unit, GPU）

解析：图形处理器（GPU）是一种用于加速矩阵运算的硬件加速器。GPU 最初设计用于图

形渲染和显示处理，但由于其并行计算能力强大，逐渐被应用于通用计算领域。GPU 具有大量的并行处理单元和高带宽的内存接口，适用于并行计算任务，如科学计算、机器学习和数据分析等。GPU 的出现使得计算机系统能够更高效地进行大规模矩阵计算和并行计算任务。

三、计算题（20 分）

1、FIFO（先进先出）算法：

初始状态：主存为空，页命中率为 0。

第 1 页（2）：2 进入主存 [2]，页命中率为 0。

第 2 页（3）：3 进入主存 [2, 3]，页命中率为 0。

第 3 页（2）：2 已在主存中，命中 [2, 3]，页命中率为 1。

第 4 页（1）：1 进入主存 [2, 3, 1]，页命中率为 1。

第 5 页（5）：主存已满，替换最早进入的页 2，5 进入主存 [3, 1, 5, *2]，页命中率为 1。

第 6 页（2）：2 已在主存中，命中 [3, 1, 5, 2]，页命中率为 2/6。

第 7 页（4）：4 进入主存 [1, 5, 2, 4]，页命中率为 2/7。

第 8 页（5）：5 已在主存中，命中 [1, 5, 2, 4]，页命中率为 3/8。

第 9 页（3）：3 进入主存，替换最早进入的页 1 [5, 2, 4, *3]，页命中率为 3/9。

第 10 页（2）：2 已在主存中，命中 [5, 2, 4, 3]，页命中率为 4/10。

第 11 页（5）：5 已在主存中，命中 [5, 2, 4, 3]，页命中率为 5/11。

第 12 页（2）：2 已在主存中，命中 [5, 2, 4, 3]，页命中率为 6/12。

第 13 页（4）：4 已在主存中，命中 [5, 2, 4, 3]，页命中率为 7/13。

第 14 页（3）：3 已在主存中，命中 [5, 2, 4, 3]，页命中率为 8/14。

页命中率：8/14 $\approx$ 0.5714

LRU（最近最久未使用）算法：

初始状态：主存为空，页命中率为 0。

第 1 页（2）：2 进入主存 [2]，页命中率为 0。

第 2 页（3）：3 进入主存 [2, 3]，页命中率为 0。

第 3 页（2）：2 已在主存中，命中 [3, 2]，页命中率为 1。

第 4 页（1）：1 进入主存 [3, 2, 1]，页命中率为 1。

第 5 页（5）：主存已满，替换最久未使用的页 3，5 进入主存 [2, 1, 5, *3]，页命中率为 1。

第 6 页 (2) : 2 已在主存中, 命中 [2, 1, 5, 3], 页命中率为 2/6。

第 7 页 (4) : 4 进入主存 [1, 5, 3, 4], 页命中率为 2/7。

第 8 页 (5) : 5 已在主存中, 命中 [1, 5, 3, 4], 页命中率为 3/8。

第 9 页 (3) : 3 进入主存, 替换最久未使用的页 1 [5, 3, 4, *1], 页命中率为 3/9。

第 10 页 (2) : 2 已在主存中, 命中 [5, 3, 4, 1], 页命中率为 4/10。

第 11 页 (5) : 5 已在主存中, 命中 [5, 3, 4, 1], 页命中率为 5/11。

第 12 页 (2) : 2 已在主存中, 命中 [5, 3, 4, 1], 页命中率为 6/12。

第 13 页 (4) : 4 已在主存中, 命中 [5, 3, 4, 1], 页命中率为 7/13。

第 14 页 (3) : 3 已在主存中, 命中 [5, 3, 4, 1], 页命中率为 8/14。

页命中率: $8/14 \approx 0.5714$

I 计算机系统结构 (四)

一、选择题 (每题 1 分, 共 5 分)

1、答案: B

解析: IEEE 754 浮点数表示标准定义了浮点数的二进制表示方式, 其中包括规格化数、非规格化数和特殊值的概念。规格化数用于表示较大的数值, 非规格化数用于表示较小的数值, 特殊值用于表示无穷大和 NaN (不是一个数字) 等特殊情况。

2、答案: B

解析: MUL 指令用于执行乘法操作。对于无符号整数, MUL 指令将两个数相乘, 并将结果存储在一个寄存器中。

3、答案: C

解析: 相对寻址方式使用相对于指令本身地址的偏移量来计算操作数的有效地址。这种寻址方式常用于分支和跳转指令, 可用于计算相对于当前指令的地址的跳转目标地址。

4、答案: A

解析: LRU (Least Recently Used) 是一种常用的缓存替换算法, 基于最近最少使用的原则。当缓存满时, LRU 算法会替换最近最久未使用的缓存块。

5、答案: B

解析: 多核处理器是将多个物理处理器集成到单个芯片上的技术。通过利用多核处理器, 计算机系统可以同时执行多个任务, 提高系统的性能和效率。每个核心可以独立执行指令, 共

享系统资源。

二、填空题（每题 1 分，共 5 分）

1、答案：4； 8

解析：IEEE 754 标准规定了浮点数的二进制表示方法，单精度浮点数使用 32 位（4 字节）表示，双精度浮点数使用 64 位（8 字节）表示。

2、答案：eax； ebx； eax

解析：在 x86 汇编语言中，"add" 指令用于执行加法操作。这个特定的指令将 eax 寄存器的值与 ebx 寄存器的值相加，然后将结果存储回 eax 寄存器。

3、答案：计算机的硬件设计

解析：时钟周期是计算机系统中的基本时间单位，它决定了处理器执行指令的速度。时钟周期的长度由计算机的硬件设计决定，通常由处理器的时钟发生器提供。

4、答案：包含

现代的指令集架构通常包含专门用于浮点数计算的浮点数寄存器。

解析：为了高效执行浮点数计算，现代处理器通常提供了专门的浮点数寄存器。这些寄存器具有更高的精度和更广的表示范围，以支持浮点数运算。

5、答案：外部设备；内存

解析：DMA 是一种用于数据传输的技术，它可以在外部设备（如硬盘、网卡等）和内存之间直接进行数据传输，而不需要处理器的直接干预。DMA 可以显著提高数据传输的速度和系统的效率。

三、计算题（20 分）

1、LRU（最近最久未使用）算法：

初始状态：主存为空，页命中率为 0。

第 1 页（2）：2 进入主存 [2]，页命中率为 0。

第 2 页（3）：3 进入主存 [2, 3]，页命中率为 0。

第 3 页（2）：2 已在主存中，命中 [3, 2]，页命中率为 1。

第 4 页（1）：1 进入主存 [3, 2, 1]，页命中率为 1。

第 5 页（4）：主存已满，替换最久未使用的页 3，4 进入主存 [2, 1, 4, *3]，页命中率为 1。

第 6 页（2）：2 已在主存中，命中 [2, 1, 4, 3]，页命中率为 2/6。

第 7 页（4）：4 已在主存中，命中 [2, 1, 4, 3]，页命中率为 3/7。

第 8 页（1）：1 已在主存中，命中 [2, 1, 4, 3]，页命中率为 4/8。

第 9 页 (3) : 3 进入主存, 替换最久未使用的页 2 [3, 1, 4, *2], 页命中率为 4/9。

第 10 页 (2) : 2 已在主存中, 命中 [3, 1, 4, 2], 页命中率为 5/10。

第 11 页 (5) : 主存已满, 替换最久未使用的页 1, 5 进入主存 [3, 4, 2, *1], 页命中率为 5/11。

第 12 页 (2) : 2 已在主存中, 命中 [3, 4, 2, 1], 页命中率为 6/12。

第 13 页 (4) : 4 已在主存中, 命中 [3, 4, 2, 1], 页命中率为 7/13。

第 14 页 (3) : 3 已在主存中, 命中 [3, 4, 2, 1], 页命中率为 8/14。

页命中率: $8/14 \approx 0.5714$

OPT (最佳置换) 算法:

初始状态: 主存为空, 页命中率为 0。

第 1 页 (2) : 2 进入主存 [2], 页命中率为 0。

第 2 页 (3) : 3 进入主存 [2, 3], 页命中率为 0。

第 3 页 (2) : 2 已在主存中, 命中 [2, 3], 页命中率为 1。

第 4 页 (1) : 1 进入主存 [2, 3, 1], 页命中率为 1。

第 5 页 (4) : 主存已满, 无法确定最佳替换页, 因为后续访问序列可能是任意的。

可以根据后续访问序列的不同假设进行分析, 假设后续访问序列为 [2, 4, 1, 3, 2, 5, 2, 4, 3]:

在第 6 页 (2) 时, 2 已在主存中, 命中 [2, 3, 1, 4], 页命中率为 2/6。

在第 7 页 (4) 时, 4 已在主存中, 命中 [2, 3, 1, 4], 页命中率为 3/7。

在第 8 页 (1) 时, 1 已在主存中, 命中 [2, 3, 1, 4], 页命中率为 4/8。

在第 9 页 (3) 时, 3 已在主存中, 命中 [2, 3, 1, 4], 页命中率为 5/9。

继续分析 OPT (最佳置换) 算法的替换过程和页命中率:

第 10 页 (2) : 2 已在主存中, 命中 [2, 3, 1, 4], 页命中率为 6/10。

第 11 页 (5) : 主存已满, 无法确定最佳替换页, 因为后续访问序列可能是任意的。

可以根据后续访问序列的不同假设进行分析, 假设后续访问序列为 [2, 4, 1, 3, 2, 5, 2, 4, 3]:

在第 12 页 (2) 时, 2 已在主存中, 命中 [2, 3, 1, 4], 页命中率为 7/12。

在第 13 页 (4) 时, 4 已在主存中, 命中 [2, 3, 1, 4], 页命中率为 8/13。

在第 14 页 (3) 时, 3 已在主存中, 命中 [2, 3, 1, 4], 页命中率为 9/14。

页命中率: $9/14 \approx 0.6429$

综上所述, LRU 算法的页命中率为 0.5714, 而 OPT 算法的页命中率为 0.6429。在这个特定的访问序列下, OPT 算法的页命中率略高于 LRU 算法。